Wednesday, June 4, 2014

Final, final no va más...

Chicos y chicas ya todas sus notas están en el sistema oficial de notas de la universidad.

Un gran gusto haber trabajado con ustedes este semestre y espero que vean en mi un compañero más de trabajo gustoso de ayudarlos en lo que este a mi alcance de aquí al futuro estén o no estén conmigo en clase.

Pasen unas muy cheveres vacaciones y Feliz Mundial...

PD: Me traen algo típico de donde vivan o donde vayan a vacacionar ;)

Retroalimentación del paper y el diseño...

Documento:

DD3_CABARCAS_J_HUERTAS_A.pdf: No muestran el diseño de su máquina de estado. 

DD3_Navarro_J_Rodriguez_A.pdf: La primera frase que se lee de su documento es: “Manera de calcular la raíz cuadrada” No es una buena forma de iniciar un texto. Describen muy poco su máquina estado. No hay simulación de su máquina de estado. 
DD3_Maestre_K_Vicente_C.pdf: Alinear párrafos. No hay ni siquiera una frase introductoria al documento. El estado S2 no creo que deba depender de SW0 así como esta dibujado. Describen muy poco su máquina estado. No hay simulación de su máquina de estado. 
DD3_Mejia_V_Viloria_J..pdf: Muy buena presentación. Aunque no era necesario incluir las simulaciones de todos los bloques por lo menso debieron haber dicho que estas simulaciones se encontraban en su trabajo anterior. No hay simulación de la máquina de estado. 

Diseño
DD3_CABARCAS_J_HUERTAS_A: código no sintetiza. 

Maestre_K_Vicente_C: Ok
DD3_Mejia_V_Viloria_J: ok

DD3_Navarro_J_Rodriguez_A: ok

Tuesday, May 27, 2014

Entrega del tercer proyecto.

Chicos y chicas aquí esta la forma como debe entregarse el proyecto:
A más tardar el viernes 30 de mayo deben entregar su proyecto. Deben entregar   Dos (2) archivos de forma independiente (un pdf y un .rar):
  1. Los archivos del proyecto: se debe seguir el siguiente procedimiento: Cuando estén listos para entregar estos archivos deben hacer lo siguiente:
    1. No importa el nombre del proyecto por lo cual la carpeta que lo contiene tiene cualquier nombre. A esta carpeta cámbiele el nombre por el mismo nombre del documento en línea. 
    2. Click derecho a esta carpeta después de cambiarle el nombre y cree un archivo .rar que va a quedar con el mismo nombre de la carpeta, es decir con el mismo nombre del documento en línea.
    3. Enviar este archivo .rar con el nombre del documento en línea por medio de la siguiente página Entrega Oficial a más tardar el viernes 28 de mayo a las 8:00 (8:00 de la mañana).
  2. Entregar por el sistema oficial de entrega de trabajos Entrega Oficial el documento donde explican en detalle su diseño. Este documento no debería tener código VHDL si no más bien diagramas de bloques donde se pueda ver con claridad su diseño. Cada uno de estos diagramas deben explicarlos en detalle en el texto del documento. En este documento deberían aparecer las simulaciones de cada parte de su proyecto. 
  3. Este documento se debe entregar con el nombre que tiene ya en Google Docs unicamente en formato PDF a mas tardar este viernes 30 de mayo hasta las 8:00 (8:00 de la mañana).
Los dos archivos son requisitos para entrar a evaluar el proyecto. La falta de uno de ellos puede incurrir en la nulidad de la entrega. Tenga en cuenta que para revisar el proyecto yo voy a implementar su circuito en una Tarjeta Nexys 2 así que les recomiendo enviar los archivos que ustedes grabaron en la tarjeta.  

Monday, May 26, 2014

Second Quiz Feedback

Como siempre las notas las pueden ver en sus archivos de notas personales en Google Drive. 

Q2DD_NAVARRO_JORGE: Errore de sintaxis: falta end process; contador de 25 mega estados +1.

Q2DD_Rodriguez_A: contador de 50 mega estados +1. Tiempo de Encendido del LED= 0,02 us, Tiempo de Apagado= 1s.

QUIZ2DD_CABARCAS_JEISON: contador de 25 mega estados +1. La herramienta infiere un flip-flop tipo T conectado al contador, aunque parece que esta es la intención en el código a mi parecer no esta bien escrito, la herramienta de síntesis es muy buena!! Frecuencia de la salida= 0,99999996 Hz, Periodo de la salida: 1,00000004. Tiempo de encendido: 0,50000002 s, Tiempo de apagado = 0,50000002 s.

Q2DD_Viloria_Julie: contador binario libre sin truncamiento. Un flip-flop tipo T se activa cuando el contador cuenta 25 millones, de esta forma el LED demora encendido la mitad del tiempo de todo el periodo de la división de frecuencia unos 0,74505806 s. El mismo tiempo demora apagado. Faltó truncar el contador, con eso hubiese quedado perfecto.

Wednesday, May 14, 2014

Exámenes pasados para el tercer seguimiento.

Aquí están los exámenes de semestres anteriores.


P3_Dig2_2013-2
P3_DSD_2013-1
D2_P3_2011-2
FinalDigitalesII
P3_D2_2010-2
P3_Dig2_09B
P3_Dig2_10-1
P3_Dig2_2012-1
P3_Dig2_2012-2
P3_Digitales2_2011_1

Segundo Avance tercer proyecto

Hola chicos y chicas este es el segundo seguimiento para este proyecto:

1. Corregir si tuvieron observaciones en el diagrama de bloques.

2. Escribir el código de los bloques, a excepción de la máquina de control, en el diagrama de bloques y simular los que no han simulado.

 3. Conectar por componentes los bloques excepto la máquina de estado y simular todo el circuito. Deben simular el control que hace la máquina de control. 

4. Dibujar el diagrama de estados de su máquina de control en el documento en línea. 

Quiz feedback

Hola Chicos y Chicas aquí está la retroalimentación del primer Quiz de laboratorio. Como siempre la nota la pueden ver en cada uno de su Google Drive.

Q1DD_CABARCAS_JEISON: Latch encontrado en la señal df. Esto ocurre por no describir el valor de df después del else. Se usa el algoritmo del complemento a 2, pero el circuito recibe datos en signo-magnitud.

Q1DD_Huertas_Alexander: Si A(n-1)=B(n-1) debes comparar los datos desde el bit n-2 hasta 0, es decir sin tener en cuenta el bit de signo.

Q1DD_MAESTRE_KEVIN: Se encontró un latch para may. Se sugiere escribir valores por defecto en el inicio de process largos. ma y mb se declaran de n-1 bits pero se asignan n-2 bits.

Q1DD_MEJIA_VALERIA: OK.

Q1DD_Rodriguez_A: Si A(n-1)=B(n-1) debes comparar los datos desde el bit n-2 hasta 0, es decir sin tener en cuenta el bit de signo.

Q1DD_VICENTE_C: Si los datos de entrada son negativos ambos, si se compara con los signos A>B significa que A
Q1DD_Viloria_Julie: Faltan casos de comparación entre números positivos y negativos.

quis: No es un diseño genérico. Faltan casos de comparación entre números negativos y positivos.

Thursday, May 8, 2014

Primer Avance Tercer Proyecto

Muchachos su avance consiste en lo siguiente:
  1. Crear un documento de texto en Google Docs siguiendo el siguiente formato para crear el nombre del archivo: DD3_"Primer apellido del primer estudiante"_"inicial del nombre del primer estudiante"_"Primer apellido del segundo estudiante"_"inicial del nombre del segundo estudiante". Por ejemplo si los estudiantes en el grupo son Ronald Tocci y Morris Mano, entonces los archivos deben llamarse como sigue: DD3_Floyd_T_Mano_M. Escribir un título en el documento centrado y con una letra más grande de la normal. Les recomiendo escoger el formato tipo Título para este paso. Escribir los nombres de los integrantes en orden alfabético del primer apellido centrados en letra normal dejando un espacio entre el título y los nombres. 
  2. Estudiar los algoritmos que vaya a utilizar y anotar las preguntas o dudas que encuentre.
  3. Esbozar un diagrama de bloques del circuito que quieren hacer. Este diagrama debe ser dibujado en el documento en línea. 
  4. Este avance será evaluado a la entrada del curso. Si no lo traen o se los reviso tarde no tendrán todos los puntos. 
  5. Recuerden que este martes será el primer Quiz de laboratorio. 

Friday, May 2, 2014

Project feedback

Aquí les dejo la retroalimentación del diseño:

DD2_CABARCAS_J_HUERTAS_A: Para implementar debieron incluir las siguientes sentencias en el constraint (archivo .ucf)
NET "In_2" CLOCK_DEDICATED_ROUTE = FALSE; 
NET "In_1" CLOCK_DEDICATED_ROUTE = FALSE;
No divide. 

DD2_Escorcia_A_Navarro_J: Varios circuitos desconectados en un mismo proyecto. El divisor no esta propiamente armado.

DD2_Maestre_K_Rodriguez_A_Vicente_C: Ok.

DD2_Mejia_V_Viloria_J: Ok.

Sus notas de diseño las pueden ver cada uno en su documento en línea.

La retroalimentación de su paper la pueden ver en el siguiente enlace: Paper2

La nota final se calculó así: Suma(avances)*3/2 + suma(otras notas) + suma(bonos)